|
3.1 硬件描述语言(VHDL)概述
1.1 什么是VHDL（HDL）？ VHDL的英文全名是Very－High－Speed Integrated Circuit Hardware Description Language，诞生于1982年。1987年底，VHDL被IEEE（The Institute of Electrical and Electronics Engineers）和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本（IEEE－1076）之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076－1993版本。现在，VHDL和Verilog作为IEEE的工业标准硬件语言，又得到众多EDA公司的支持，在电子工程领域，以成为事实上的通用描述语言。有专家认为，在新的世纪中，VHDL与Verilog语言将承担起几乎全部的数字系统设计任务。 1.2 VHDL的作用 （1）VHDL打破软、硬件的界限 传统的数字系统设计分为：硬件设计（硬件设计人员） 软件设计（软件设计人员） VHDL是硬件设计者和 EDA工具之间的界面 EDA工具及 HDL的流行，使电子系统向集成化、大规模和高速度等方向发展。 美国硅谷约有80%的ASIC和FPGA（CPLD）已采用 HDL进行设计。 （2）VHDL与C、C++的比较： C、C++ 代替汇编等语言 HDL 代替原理图、逻辑状态图等 （3）VHDL与电原理图描述的比较： VHDL具有较强的抽象描述能力，可进行系统行为级别的描述。描述更简洁，效率更高。VHDL描述与实现工艺无关。 原理图描述必须给出完整的、具体的电路结构图。电原理图描述与实现工艺有关。
|
|||