|
3.2 VHDL程序设计基本结构
3.2.2 结构体 作用：定义系统（或模块）的行为、元件及内部的连接关系，即描述其功能。 结构体的语法： architecture 结构体名称 of 实体名称 is [定义语句]内部信号、常数、数据类型、进程、 子程序（函数、过程）、组件等的 声明； begin [并行处理语句]； end [结构体名称]； 其中，实体名必须是所在设计实体的名字，而结构体名可以由设计者自己选择，但当一个实体具有多个结构体时，结构体的取名不可重复。 结构体说明语句 结构体中的说明语句是对结构体的功能描述语句中将要用到的信号（SIGNAL）、数据类型（TYPE）、常数（CONSTANT）、函数（FUNCTION）和过程（PROCEDURE）等加以说明的语句。但在一个结构体中说明和定义的数据类型、常数、元件、函数和过程只能用于这个结构体中，若希望其能用于其他的实体或结构体中，则需要将其作为程序包来处理。 例：结构体中错误的信号声明
例：一个完整描述（3 bit 计数器）
3 bit 计数器的等效描述（out 与 buffer 的区别）
|
|||
