|
3.3 VHDL语言要素
3 VHDL数据类型 VHDL是一种强数据类型语言。任一常量、信号、变量、函数和参数在声明时必须声明类型，使用时必须保持数据类型的一致性。 （1）布尔量（boolean） 布尔量具有两种状态：false 和 true 常用于逻辑函数，如相等（=）、比较（<）等中作逻辑比较。 如，bit 值转化成boolean 值： boolean_var := (bit_var = ‘1’); （2）位（bit） bit 表示一位的信号值。放在单引号中，如 ‘0’ 或 ‘1’。 （3）位矢量 （bit_vector） bit_vector 是用双引号括起来的一组位数据。如： “001100” X“00B10B” （4）字符（character） 用单引号将字符括起来。 variable character_var : character; …... Character_var : = ‘A’; （5）整数（integer） integer 表示所有正的和负的整数。硬件实现时，利用32位的位矢量来表示。可实现的整数范围为： -（231-1） to (231-1) （6）自然数（natural） natural 是 integer类型的子类型，表示非负整数。 （7）正整数（positive） positive 是 integer 类型的子类型，表示正整数。 （8）字符串（string） string 是 character 类型的一个非限定数组。用双引号将一串字符括起来。如： variable string_var : string(1 to 7); …… string_var := “Rosebud”; （9）std_logic 类型 由 ieee 库中的std_logic_1164 程序包定义，为九值逻辑系统，如下： （‘U’，‘X’，‘0’，‘1’，‘Z’，‘W’，‘L’，‘H’，‘-’） （10）std_logic_vector 类型 由 std_logic 构成的数组。
|
|||