例2：信号发生器设计

       输出：递增斜波、递减斜波、三角波、递增阶梯波

       方式：PLD（FPGA）+ D/A

             用PLD器件产生四种循环变化的数据量（8位）：

              1.  0 ~ 255循环加法计数；

              2.  255 ~ 0循环减法计数；

              3.  0 ~ 255 ~ 0循环加减法计数；

              4.  20H，40H，60，80H，A0H，C0H，E0H八进制计数。

上一页  下一页  返回