例5：1/100 s 计时器设计

计时顶层VHDL描述：

仿真波形：

上一页  返回