|
第三章 习题：
1.
简述EDA技术的优点 2.
什么是ISP？其优点是什么？ 3.
什么是逻辑综合和仿真？其作用是什么？ 4.
什么是TOP-DOWN设计方法？ 5.
信号与变量的区别是什么？ 6.
操作符重载 7.
函数与过程有什么区别？ 8.
什么情况下使用或不使用IEEE库、STD_LOGIC_1164程序包？ （bit/bit_vector
与
std_logic/std_logic_vector 的区别）
设计题：
1、用VHDL设计一个3-8译码器。
2、用VHDL设计一个四选一选择器。
3、用VHDL设计一个一位全加器。
4、用VHDL设计一个13进制加、减计数器。 5、用VHDL设计一个秒时钟计数器
（个位10进制，十
|
|||